2007年、Intelは 「Tick-Tock」 と呼ばれるマイクロプロセッサ開発モデルを採用した (ソーシャルメディアのTikTokと混同しないように) 。これは、より良いマイクロプロセッサチップを作り続けるためには、2つの異なるタイプのイノベーションが必要だという考え方である。一つ目のタイプは、より厳格な設計ルールを使用して製造プロセスを縮小し、より優れたトランジスタ性能とより小さなダイサイズを実現することである。Intelでは、これを「ティック（Tick）」ステップと呼んでいる。2012年に 32nmから 22nmの製造プロセスに移行したときがその例だ。二つ目は、同じプロセスを用いて新しいプロセッサ・マイクロアーキテクチャを導入し、性能、エネルギー効率を向上させ、新しい機能を組み込む「トック（Tock）」ステップである。例えば、2013年に Ivy Bridgeから Haswellマイクロアーキテクチャに移行したときがその例だ。
Intel がこのような手法を用いるのは、両方の面で同時に革新することがあまりにも難しいからである。 プロセスとマイクロアーキテクチャそれぞれ新しい技術を使用すると、両方を持つ新しいチップでバグが発生した場合、問題の原因が製造プロセスなのかマイクロアーキテクチャなのか判断できるだろうか？ 同社は、この戦略を過去15年間にわたって繰り返し成功させ、新世代マイクロプロセッサをほぼ毎年導入するペースを維持してきた。各ステップの具体的な技術開発には1年以上かかるが、活動を重ねることで、1年という周期でプロセッサーの投入を交互に行うことができるのだ。近年、Intel はこのモデルを2段階の「Tick-Tock」から、3段階の「 Tick-Tock-Optimize 」パターンに更新しているが、基本的なアプローチは変わっていない。この開発モデルの詳細については、IntelのWebサイトのこちらのページ と、Wikipediaのこちらのページ を参照のこと。
量子プロセッサの開発は全く同じではないが、この戦略の要素は理にかなっており、IBM は量子プロセッサのロードマップの一部としてこれを採用したようである。量子技術の課題は、量子ビットの「スケーリングと品質」の両方を継続的に向上させることだ。マイクロプロセッサと同様に、両方を同時にやるのは難しく、この「Tick-Tock」戦略の要素を取り入れることで、より早く進歩させることができるかもしれない。IBMが発表した 433 Ospreyプロセッサについて、量子ビット数の増加は相当なものだが、量子ビットのゲート忠実度などにはおそらくあまり大きな変化はないだろうと失望した人もいるかもしれない。私たちは、この紹介を 「Tick」 と考えるべきであると提案する。 拡張性を高めるために、特殊な製造技術や設計技術を導入するように設計されている。
来年、IBMは 「Heron」 という133量子ビットを持つ別のプロセッサを発表する予定だが、私たちはこれを「Tock」ステージと呼びたい。このチップは、量子ビットの忠実度を大幅に向上させることが期待されている。チップには、隣接する量子ビットを分離し、クロストークを減らし、ゲート速度を向上させるのに役立つ、調整可能なカプラ（tunable couplers）と呼ばれる追加のマイクロアーキテクチャ構造が組み込まれる予定だ。より洗練された設計により、「Heron」 は 「Osprey」よりも量子ビットの数が少なくても、チップ上にほぼ同数の部品を搭載している可能性がある。そして2023年後半に IBMは別の 「Tick」 ステップを実装する予定で、先に述べた 2つのチップの革新性を組み合わせた1,121量子ビットの 「Condor」チップを発表すると予想されている。そして、このサイクルが続ていく。。。
IBM の量子版「Tick-Tock」は、Intel のマイクロプロセッサ 「Tick-Tock」 と全く同じではないが、そのアプローチには類似性があり、古典の世界でどのように開発が行われるかを見ることで、量子開発においても教訓を得ることができることを示すものである。